TSMC, 일본 이바라키현에 2000억원 투자 R&D시설 설립

반도체 시장 기술 패권 목적 “일본 보유한 3D 패키징 원천기술 확보”

일본 정부도 대만에 적극 구애 “과거 반도체 강국 명성 되찾을 기회”

양자 압박에 삼성전자 ‘외로운 싸움’ 위기

대만에 위치한 TSMC 본사의 모습. [TSMC뉴스룸]
대만에 위치한 TSMC 본사의 모습. [TSMC뉴스룸]

[헤럴드경제=양대근 기자] 글로벌 파운드리(반도체 위탁생산) 시장 1위인 대만 TSMC가 일본에 2000억원 규모의 연구개발(R&D) 시설 건립을 확정하며 양국의 ‘반도체 동맹’을 공식화했다. 업계에서는 TSMC의 이번 투자가 삼성전자와의 차기 반도체 기술 전쟁에서 우위를 점하기 위한 전략적 선택으로 분석한다.

12일 니혼게이자이(닛케이) 신문에 따르면 TSMC는 지난 9일 일본의 R&D 개발 거점을 이바라키현 츠쿠바시에 설립한다고 발표했다. 구체적으로 연내 일본에 자회사를 설립하고 투자금액은 186억엔(약 1973억원)이 될 전망이다.

여기서 주목되는 것은 향후 일본과 대만이 연구할 분야다. 닛케이는 “(이 거점에서) 반도체 후공정에 대한 기술 개발이 집중적으로 이뤄지고, 생산라인 설치도 검토되고 있다”고 전했다.

반도체 제조 공정은 크게 전공정(웨이퍼 공정)과 후공정(패키지 공정)으로 나뉜다. 웨이퍼 공정은 실리콘 기판 위에 트랜지스터와 금속 배선을 만드는 것이고, 패키지 공정은 웨이퍼를 조각으로 자르고 다른 기판과 연결한 뒤 유기물질로 덮어 보호한다.

TSMC가 특히 주목하는 것은 일본의 ‘3차원(3D) 패키징’ 기술이다. 이 기술은 전공정을 마친 두 개 이상의 칩을 얇게 쌓아 올려 하나의 반도체로 만드는 것으로, 후공정에 해당한다.

업계가 3차원 패키징 개발에 속도를 높이는 이유는 성능의 비약적인 향상 때문이다. 그동안 주요 반도체 회사들은 회로 선폭을 좁히는 미세공정 기술 개발을 통해 반도체 성능을 높여왔다.

하지만 10나노(1nm=1억분의 1m)급 이하 초미세공정에 진입하면서 공정 미세화만으로 반도체 성능과 전력효율을 획기적으로 높이기가 어려워졌다. 이같은 한계를 극복할 대안으로 패키징 기술이 떠올랐다. 패키징 기술이 발전할수록 칩 사이즈 축소·절전·시스템 효율성 향상이 가능하기 때문이다.

이와 관련 닛케이는 “3차원 패키징 중에서 반도체를 얇게 깎는 적층 장치가 필수적인데 이 분야에서 일본의 디스코와 도쿄정밀 등 2개사가 시장을 독점하고 있다”면서 “반도체를 보호하는 기술 분야에서도 이비덴과 신코전기공업이 세계 시장을 견인한다”고 설명했다.

그동안 TSMC는 최첨단 공장 및 개발 거점을 모두 대만에 두는 정책을 유지해왔다. 기술 유출을 막기 위해서다. 하지만 일부 기술 유출을 감수하더라도, 원천 기술을 보유한 일본과 협업해 더욱 빠른 속도로 반도체 기술 패권을 이루겠다는 야심이 담겨있다는 분석이 나온다.

TSMC 반도체 생산라인의 모습. [TSMC 뉴스룸]
TSMC 반도체 생산라인의 모습. [TSMC 뉴스룸]

과거 반도체 강국의 명성을 되찾고 싶은 일본 입장에서도 TSMC와의 공동전선은 원하던 일이다. 가지야마 히로시 일본 경제산업상은 9일 기자회견에서 TSMC의 일본 진출에 대해 언급하며 “국내외 기업과 연계 해 첨단 반도체를 국내(일본)에서 제조하는 기술의 확보를 목표로 한다”고 강조했다.

일본과 대만이 반도체 동맹을 선택하면서 두 세력과 혈투를 벌여야 하는 삼성전자는 사실상 ‘외로운 싸움’이 불가피하게 됐다는 분석이다. 삼성전자는 지난해 8월 전공정을 마친 웨이퍼 상태에 복수의 칩을 얇게 적층해 하나의 반도체로 만드는 차세대 패키징 기술인 ‘엑스큐브’을 선보인 바 있다.

TSMC 역시 최근 개최된 4분기 컨퍼런스콜에서 “차세대 패키징 기술인 3D SoIC(System on Integrated Chips) 기술을 2022년 초 상용화하겠다”고 반격에 나섰다.

닛케이는 “미국와 중국의 경제 대립이 심화하는 가운데, 반도체 업계는 국제협력을 통한 개발경쟁으로 승부를 결정하는 시대에 진입하고 있다”고 지적했다.