최정민 삼성전자 파운드리 PL

과기부 ‘대한민국 엔지니어상’

HBM4·4E 적용 초저전력 공정

“메모리·파운드리 경험 자양분”

지난 2001년 삼성전자에 입사한 최정민 파운드리사업부 기술개발실 PL(프로젝트 리더)의 첫 커리어는 메모리사업부에서 시작됐다. 8년 동안 초고속 S램 개발·양산 업무를 담당하며 경험을 쌓았다.

최 PL은 2008년 말 인사를 통해 파운드리사업부로 자리를 옮겼다. 당시 45나노(㎚) 공정을 시작으로 지금까지 18년에 걸쳐 다양한 로직 제품을 개발하고 양산 업무를 수행해왔다. 삼성전자가 올해 2월 세계 최초로 양산 출하한 6세대 고대역폭메모리(HBM4)에도 그의 다년간 경험과노력이 담겼다.

삼성전자는 HBM4부터 베이스다이에 처음으로 파운드리 4나노 최선단 공정을 적용하는 승부수를 띄웠다. 베이스다이는 적층된 D램과 그래픽처리장치(GPU)를 연결해 데이터와 신호 등을 효율적으로 관리하는 역할을 한다.

최 PL은 23일 삼성전자 반도체 뉴스룸에 공개된 인터뷰에서 “4나노 초저전력 공정 기술을 선제적으로 도입해 HBM4 베이스 다이 개발 및 양산화에 기여했다”며 “이 기술을 통해 데이터 처리 속도를 높일 수 있었다”고 설명헀다.

최 PL은 반도체 칩을 구성하는 3차원 구조 트랜지스터(FinFET)의 높이를 낮추고, 소자 내 컨택 사이즈를 줄여 정전용량을 낮추는 데 집중했다. 전하를 저장하는 정전용량을 줄여야 반도체가 소모하는 전력을 줄일 수 있기 때문이다. 이렇게 개발된 기술은 양산 제품에 적용돼 좋은 성과로 이어졌다.

최 PL은 HBM4 베이스다이 경쟁력을 높인 4나노 초저전력 반도체 공정 개발 성과를 인정받아 올 3월 대한민국 엔지니어상을 수상했다. 이 상은 과학기술정보통신부가 주최하고 한국산업기술진흥협회가 주관하는 우수 공학자 포상 제도이다.

최 PL은 또 “메모리사업부에서 체계적인 양산을 경험했고, 파운드리사업부에서는 미래 기술을 대비하고 고객사 니즈에 맞는 맞춤형 기술들을 경험하고 있다. 현장에서 배운 경험들이 좋은 양분이 됐다”고 말했다.

삼성전자 내부에서는 이번 최 PL의 수상에 대해 단순 연구개발 성과를 넘어 파운드리 사업 경쟁력 회복을 이끌 핵심 기술력을 인정받은 것으로 평가하고 있다.

특히 HBM4 베이스다이에 적용된 4나노 공정 경쟁력이 두각을 드러내고 있다. 업계에 따르면 삼성 파운드리 4나노 공정은 풀 가동 수준에 진입한 것으로 알려졌다. 엔비디아의 인공지능(AI) 추론 전용 칩 ‘그록 3 언어처리장치(LPU)’ 역시 삼성 파운드리 4나노 공정을 통해 생산된다.

가동률 상승은 파운드리 사업의 수익성 개선으로 이어지는 만큼 그동안 적자가 지속됐던 삼성 파운드리의 실적 개선 기대감도 커지고 있다.

삼성전자는 7세대 HBM4E에도 HBM4와 마찬가지로 자체 파운드리 4나노 공정을 활용한 베이스다이를 적용했다. 지난 5월 업계에서 가장 먼저 HBM4E 12단 샘플을 엔비디아 등 고객사에 전달했다. HBM4E의 동작속도는 1초당 14Gb(기가비트)에서 최대 16Gbp까지 구현하며 기술 우위를 이어갔다.

업계는 HBM 시장 급성장에 따라 베이스다이가 HBM의 승부처로 급부상한 가운데 이를 생산하는 파운드리 공정의 중요성이 갈수록 높아질 것으로 보고 있다.

이에 따라 삼성전자가 영위하는 파운드리 사업도 전략적으로 더욱 중요해졌다는 평가가 나온다. 메모리부터 파운드리, 패키징, 설계 역량을 모두 갖춘 만큼 차별화된 경쟁력을 앞세워 AI 반도체 시장 공략에 박차를 가한다는 전략이다.

김현일 기자


joze@heraldcorp.com