- IBS·포스텍 연구진, 0.7나노미터 원자층 선택적 치환기술 개발
- 적층 공정없이 트랜지스터 구현, 국제학술지 ‘사이언스’ 게재
[헤럴드경제=구본혁 기자] 반도체를 구성하는 원자만 선택적으로 바꿔 하나의 얇은 박막에 반도체와 절연막, 전극 접합층까지 구현하는 기술이 국내 연구진에 의해 개발됐다. 복잡한 소재 적층 공정 없이도 초미세·초저전력 반도체를 제작할 수 있는 새로운 길이 열렸다는 평가다.
과학기술정보통신부와 기초과학연구원(IBS)은 조문호 IBS 반데르발스 양자 물질 연구단장(포스텍 석학교수) 연구팀이 2차원 반도체를 구성하는 원자를 선택적으로 치환해 원하는 위치와 층에 서로 다른 전기적 특성을 구현하는 ‘모듈형 트랜지스터 제작 기술’을 개발했다고 16일 밝혔다.
이번 연구성과는 세계적 국제학술지 ‘사이언스(Science)’ 16일자에 게재됐다.
인공지능(AI) 기술 확산으로 반도체의 집적도를 높이면서 전력 소모를 줄이는 기술이 중요해지고 있다. 원자 몇 개 층 두께의 2차원 반도체는 기존 실리콘 반도체의 미세화 한계를 극복할 차세대 소재로 주목받는다.
하지만 2차원 반도체는 표면에 다른 물질이 잘 달라붙지 않아 절연막을 균일하게 형성하기 어렵고, 금속 전극을 직접 붙이면 접촉 저항이 커지는 문제가 있었다.
연구팀은 서로 다른 물질을 쌓는 기존 방식 대신 반도체 내부의 원자를 바꾸는 방법으로 돌파구를 찾았다.
연구팀이 활용한 소재는 이셀레늄화텅스텐(WSe₂)이다. 텅스텐 원자층을 셀레늄 원자층이 위아래로 감싸는 구조로, 셀레늄 원자를 다른 원자로 바꾸면 물질의 전기적 특성이 달라진다.
연구팀은 셀레늄 원자를 산소와 황, 텔루륨으로 각각 치환해 절연체인 산화텅스텐(WOₓ), n형 반도체인 이황화텅스텐(WS₂), 전기가 잘 통하는 준금속인 이텔루륨화텅스텐(WTe₂)을 만들어냈다.
반응 온도와 기체 압력을 조절해 약 0.7나노미터(㎚·10억분의 1m) 두께의 원자층 단위로 물질을 변환하는 데 성공했다. 이를 통해 하나의 박막 안에 반도체와 절연막, 전극 접합층을 모두 갖춘 트랜지스터를 구현했다.
준금속 접합층을 적용한 결과, 전하가 이동할 때 넘어야 하는 에너지 장벽이 35.5밀리전자볼트(meV)까지 낮아졌다. 금속 전극을 직접 연결한 경우의 약 3분의 1 수준이다.
전류가 켜진 상태와 꺼진 상태의 비율도 1000만배 이상을 기록했다. 적은 전압 변화만으로 전류를 정밀하게 제어할 수 있다는 의미다.
절연막의 등가산화막두께(EOT) 역시 1㎚ 미만을 달성해 국제 반도체 로드맵에서 제시한 초미세 소자 성능 목표 수준에 도달했다.
이번 연구의 가장 큰 의미는 트랜지스터를 구성하는 주요 소재를 각각 제작해 쌓는 대신, 하나의 박막에서 원자 치환만으로 구현했다는 점이다. 반도체 제조 공정의 복잡성을 줄이면서 소자의 성능까지 높일 수 있는 새로운 접근법을 제시했다.
다만 실제 산업 적용을 위해서는 웨이퍼 크기의 대면적 공정에서도 균일한 성능을 확보하는 후속 연구가 필요하다.
연구팀은 앞으로 다양한 2차원 반도체 소재로 원자 치환 기술을 확대하고, 대면적 웨이퍼 공정과 3차원 적층형 집적회로 개발에 나설 계획이다.
조문호 IBS 단장은 “이번 연구는 원자 단위 물질 조작이라는 기초 물질과학의 기법을 현대 반도체 기술에 접목해 미래 반도체 기술의 질적 도약을 위한 돌파구를 마련했다는 데 의미가 있다”며 “초저전력·초미세 반도체는 물론 차세대 적층형 반도체 소자 기술로도 확장될 수 있을 것”이라고 말했다.
nbgkoo@heraldcorp.com

