내년 1분기 PDK 1.0…하반기 시험생산
리본펫 2·후면 전력 공급 기술 적용
TSMC도 2028년 A14 양산 목표
TSMC “A14 고객 참여, 2나노보다 활발”
삼성, 2나노 고도화…1.4나노는 2029년 양산
[헤럴드경제=이정완 기자] 인텔이 차세대 1.4나노(㎚) 반도체 공정에 대한 고객사 설계 지원을 본격화한다. 인텔은 내년 1.4나노 시험 생산에 돌입하면서 파운드리 시장 반격을 노리고 있다.
파운드리 세계 1위인 대만 TSMC도 차세대 공정에서 기술 지배력 유지에 나서고 있다. 내년 1.4나노 시험 생산을 시작해 내후년 본격적인 양산을 계획 중이다. 삼성전자는 2나노 공정 경쟁력부터 끌어올린 뒤 2029년 1.4나노 양산을 준비하고 있다.
4일 업계에 따르면 인텔 파운드리는 최근 인텔 14A 공정 노드용 공정 설계 키트(PDK) 0.9를 일부 고객사에 제공한다고 밝혔다.
PDK는 반도체 공정 기술과 실제 실리콘 칩으로 구현하는 데 사용하는 설계 도구를 연결하는 인터페이스다. 실제 대규모 양산 환경에 한층 가까워진 조건에서 해당 공정 기술을 활용할 수 있게 됐다.
벤 셀 인텔 파운드리 부사장은 “고객 관점에서 PDK 0.9는 인텔 14A 공정을 기반으로 제품을 설계할 수 있다는 확신을 제공하는 것”이라며 “공정 기술은 현재 개발 단계에서 업계가 기대하는 수준의 성능과 수율 성숙도에 도달해 가고 있다”고 밝혔다.
14A 공정에는 2세대 게이트올어라운드(GAA) 트랜지스터인 ‘리본펫 2’와 후면 전력 공급 기술인 ‘파워다이렉트’가 적용된다. GAA는 트랜지스터의 채널을 게이트가 감싸 전류 제어 능력을 높이는 구조다. 후면 전력 공급은 반도체 뒷면으로 전력을 공급해 배선 혼잡을 줄이고 전력 효율을 개선하는 기술이다.
인텔은 내년 1분기 PDK 1.0을 고객에 제공할 예정이다. 회사 측은 PDK 0.9를 통해 팹에서 생산에 투입할 수 있는 제품을 설계할 수 있다면 PDK 1.0은 공정 기술의 대량 양산 준비가 계획대로 진행되고 있다는 확신을 제공할 것이라고 설명했다.
이후 같은 해 하반기 시험 생산(Risk Production)을 거쳐 2028년 양산 확대를 추진 중이다. 선단공정 개발 성를 실제 고객 확보로 연결시키는 게 숙제다.
립부 탄 인텔 최고경영자(CEO)는 지난달 29일(현지시간) 인텔의 2026년 3분기 실적발표 콘퍼런스콜에서 “14A 공정과 관련해 복수의 잠재 고객사들과 진전을 거두고 있다”며 “해당 고객사들은 이미 적극적으로 반응하며 우리와 협력하고 있다”고 밝혔다.
TSMC도 1.4나노급 ‘A14’ 개발에 속도를 내고 있다. TSMC는 지난달 3분기 실적발표에서 A14 공정의 생산능력 확보에 이미 착수했으며 2027년 시험 생산을 거쳐 2028년 양산에 돌입할 계획이라고 밝혔다.
차세대 공정에 대한 고객사들의 관심도 높아지고 있다. 웨이저자 TSMC 회장은 “A14에서는 현재까지 2나노 공정보다 더 활발한 고객사들의 참여가 나타나고 있다”며 “A14가 현재 N2보다 더 큰 공정 노드가 될 것으로 예상한다”고 밝혔다.
A14에는 2세대 나노시트 트랜지스터와 설계 최적화 기술 ‘나노플렉스 프로’가 적용된다. 이미 2나노 공정 양산에 돌입한 TSMC는 기존 선단공정의 생산능력 확대와 차세대 공정 개발을 병행하고 있다.
삼성전자는 당초 2027년으로 제시했던 1.4나노 양산 목표를 2029년으로 조정했다. 지난 7월 삼성전자 서초사옥에서 열린 ‘세이프 포럼 2026’에서도 2029년 양산을 목표로 공정을 순조롭게 개발하고 있다는 계획을 재확인했다.
삼성전자는 2나노 공정의 수율을 안정화하고 모바일을 넘어 인공지능(AI)·고성능컴퓨팅(HPC) 분야 고객 확보에 집중한다.
우선 2나노 후속 공정은 설계기술공동최적화(DTCO)를 중심으로 성능과 전력 효율을 개선하면서 기존 인프라를 활용할 수 있는 방향으로 전개하고 있다. 최첨단 1.4나노 공정은 다수 고객과 논의를 진행 중이며 일부 고객과는 테스트칩 개발을 확정하는 등 긴밀히 협업하고 있다.
jeongwan@heraldcorp.com

