'3D-TSV'와 '와이어 본딩' 비교 이미지. TSV는 메모리 칩을 적층해 대용량 HBM(고대역폭 메모리)을 구현하는 기술로, 기존 금선(와이어)을 이용해 칩을 연결하는 와이어 본딩 기술보다 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1수준 직경의 TSV 6만개를 만들어 속도와 소비전력을 크게 개선할 수 있다. [삼성전자 제공]

[헤럴드경제=천예선 기자]삼성전자가 12단 3차원 실리콘 관통전극(3D-TSV) 기술을 세계 최초로 개발해 반도체 패키징 기술에서도 초격차를 이어간다.

삼성전자는 7일 “업계 최초로 ‘12단 3D-TSV’ 기술을 개발하고 이 기술을 적용한 고용량 HBM(고대역폭 메모리) 제품을 적기에 공급해 프리미엄 반도체 시장을 지속 선도해 나갈 계획”이라고 밝혔다.

‘12단 3D-TSV’는 기존 금선(와이어)을 이용해 칩을 연결하는 ‘와이어 본딩’ 기술 대신 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1수준인 수(數) 마이크로미터(㎛·1㎛는 100만분의 1m) 직경의 전자 이동 통로(TSV) 6만개를 만들어 연결하는 첨단 패키징 기술이다.

이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 가장 난이도 높은 패키징 기술 중 하나다.

‘3D-TSV’는 기존 와이어 본딩 기술보다 칩들간 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있는 점이 특징이다.

삼성전자는 기존 8단 적층 HBM2 제품과 동일한 패키지 두께(업계 표준 720㎛)를 유지하면서도 12개의 D램 칩을 적층해 고객들은 별도의 시스템 디자인 변경 없이 보다 높은 성능의 차세대 고용량 제품을 출시할 수 있게 했다. 또한 고대역폭 메모리에 ‘12단 3D-TSV’기술을 적용해 기존 8단에서 12단으로 높임으로써 용량을 1.5배 증가시킬 수 있다.

'3D-TSV' 기술 적용시 8단과 12단 구조 비교 이미지. [삼성전자 제공]

이 기술에 최신 16Gb(기가비트) D램 칩을 적용하면 업계 최대 용량인 24GB(기가바이트) HBM 제품도 구현할 수 있다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.

백홍주 삼성전자 DS부문 TSP(Test&System Package)총괄 부사장은 “인공지능, 자율주행, HPC(초고성능 컴퓨팅 시스템) 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다”며 “기술의 한계를 극복한 혁신적인 12단 3D-TSV 기술로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다”고 말했다.

cheon@heraldcorp.com