반도체 미세화 기술 한계 극복
속도 2배 · 셀 수명도 최대 10배 향상
삼성 반도체산업 지배력 더 커질 듯


삼성전자가 6일 내놓은 ‘3차원 수직구조 낸드’(3D Vertical NAND, 3D V-NAND) 플래시 메모리는 반도체의 미세화 기술의 한계를 극복했다는 점에서 상당히 의미가 깊다. 수평 위주의 사고방식에 갇혀있던 칩 구조에 수직 개념을 도입해 새로운 솔루션을 제시함으로써 ‘한계에 다다랐다’고 평가받던 반도체 미세화의 추가적인 진전을 가능케 했다. 정체돼 있던 메모리 반도체 산업에도 새로운 동력이 될 것으로 보인다.

지금까지 양산된 낸드플래시 메모리칩들은 40여년 전 개발된 플로팅 게이트(Floating Gate) 구조를 띄어 왔다. 낸드플래시에서 데이터를 저장하는 기본 단위인 셀 구조가 컨트롤 게이트와 플로팅 게이트로 구성돼 도체인 플로팅 게이트에 전하를 저장하는 방식이었다.

하지만 반도체 기술의 미세화 추세속에 최근 10나노급 공정이 도입되면서 문제가 발생했다. 셀간의 간격이 대폭 좁아지면서 전자가 누설되는 간섭 현상이 심화되었기 때문이다. 때문에 일부 전문가들은 추가적인 미세화는 쉽지 않을 것으로 우려하기도 했다.

삼성전자는 이를 ‘구조 혁신’으로 돌파해냈다. 단층에 머물던 셀을 수직으로 적층하는 새로운 구조를 만들어냈다. 삼성전자가 수 년간의 연구를 통해 개발한 ‘3차원 원통형 CTF셀 구조’ 기술이다. 마치 고층 빌딩을 쌓듯 셀을 수직으로 24단까지 쌓았다. 물론 이 과정은 삼성전자의 독보적인 기술력이 있기에 가능했다. 높은 단에서 낮은 단으로 구멍을 뚫어 전극을 연결하는 에칭(Etching) 기술과 각 단 홀에 수직 셀을 만드는 게이트 패턴 기술 등 독창적이고 획기적인 공정 기술이 개발돼 적용됐다.

거기에 삼성전자가 지난 2006년 세계 최초로 개발한 2차원 CTF 기술도 업그레이드 돼 적용됐다. CFT 기술은 컨트롤 게이트 하나로 구성되어 있고, 기존 플로팅 게이트 대신 치즈같은 모양의 부도체 빈공간에 전하를 저장하는 방식이다. 게이트가 한 개여서 높이가 낮고, 부도체를 사용해 셀 간 간섭이 작아 상대적으로 미세화가 더 용이하다.

결과적으로 보면, 기존 플로팅 게이트 방식에 비해 훨씬 압착된 구조의 셀을 옆으로 누인뒤 다시 위로 쌓으면서, 훨씬 더 많은 정보처리가 가능하게 됐다. 또 전하를 안정적인 부도체에 저장해 셀 간 간섭 현상을 대폭 줄였기 때문에 쓰기속도는 2배 이상 빨라지고 셀 수명인 쓰기 횟수(내구 연한)도 최소 2배에서 최대 10배 이상으로 대폭 향상됐다. 소비전력 또한 절반으로 감소됐고 기존 20나노급 제품 대비 집적도가 2배 이상 높아 생산성이 대폭 향상됐다.

삼성전자는 지난 10년간 ‘3차원 수직구조 낸드플래시’를 연구하면서 300여건 이상의 핵심 특허를 개발해 한국, 미국, 일본을 비롯한 세계 각국에 출원을 완료한 상태다.

‘3차원 수직구조 낸드’의 등장은 반도체 업계에 패러다임의 전환을 가져올 것으로 보인다. 출시된 제품이 업계 최대 용량인 128기가비트(Gigabit)지만, 1테라(Tera) 비트 이상 낸드플래시를 출시할 수 있는 기술적 기반이 마련되었기 때문이다. 올해 236억 달러 규모에서 오는 2016년 308억달러로 지속 성장할 것으로 예상되던 메모리 반도체 시장의 성장 탄력성도 높아질 수 있다.

삼성전자의 반도체 산업 지배력도 이어질 것으로 보인다. 최정혁 삼성전자 메모리사업부 플래시개발실장(전무)는 “수 년간 임직원 모두가 기술적 한계 극복을 위해 혁신기술 개발에 매진한 결실”이라며 “향후 지속적으로 집적도를 높이고 성능을 향상시킨 차세대 제품을 연이어 출시해 세계 IT 산업 발전에 기여할 것”이라고 했다.

홍승완 기자/swan@heraldcorp.com